HBM4 개발 및 차세대 패키징 기술 협력 MOU
TSMC 최첨단 파운드리 공정 활용… HBM4 성능↑
“‘고객사·파운드리·메모리’ 협업으로 AI 메모리 성능 한계 돌파”
폭넓은 고객사 니즈 충족… “맞춤형 HBM 시대 연다”

SK하이닉스가 대만 TSMC와 손잡고 차세대 HBM(고대역폭 메모리) 분야 기술 리더십을 강화한다.

SK하이닉스는 차세대 HBM(High Bandwidth Memory) 생산과 어드밴스드 패키징 기술 역량을 강화하기 위해 TSMC와 협력하기로 했다고 19일 밝혔다. 최근 대만 타이페이에서 기술 협력을 위한 양해각서(MOU)를 체결했다.

협약에 따라 SK하이닉스는 TSMC와 협업해 오는 2026년 양산 예정인 6세대 HBM(HBM4)을 개발한다는 계획이다.

SK하이닉스 관계자는 “인공지능(AI) 메모리 글로벌 리더인 하이닉스는 파운드리(반도체 위탁생산) 1위 기업 TSMC와 힘을 합쳐 다시 한 번 HBM 기술 혁신을 이끌어 낼 것”이라며 “고객사와 파운드리, 메모리로 이어지는 3자간 기술 협업을 바탕으로 메모리 성능의 한계를 돌파하겠닥”고 강조했다.

SK하이닉스와 TSMC는 먼저 HBM 패키지 내 최하단에 탑재되는 베이스다이(Base Die) 성능 개선에 나선다. HBM은 베이스다이 위에 D램 단품 칩인 코어다이(Core Die)를 쌓아 올린 뒤 이를 TSV 기술로 수직 연결해 만들어진다. 베이스다이는 GPU(Graphics Processing Unit)와 연결돼 HBM을 제어하는 역할을 수행한다. TSV(Through Silicon Via)는 D램 칩에 수천 개의 미세한 구멍을 뚫어 상층과 하층 칩의 구멍을 수직 관통하는 전극으로 연결하는 상호연결 기술이다.

SK하이닉스는 5세대인 HBM3E까지는 자체 공정으로 베이스다이를 만들었다. 하지만 HBM4부터는 TSMC와 협업해 설계한 로직(Logic) 선단 공정을 활용할 계획이다. 로직다이 생산에 초미세 공정 적용으로 다양한 기능 추가가 가능하다고 한다. 이를 통해 성능과 전력 효율을 높일 수 있어 고객사들의 폭넓은 요구에 부합하는 맞춤형 HBM을 생산해 공급한다는 계획이다.이와 함께 SK하이닉스의 HBM과 TSMC의 ‘칩온웨이퍼온서브스트레이트(CoWoS, Chip on Wafer on Substrate)’ 기술 결합을 최적화하기 위해 협력하고 HBM 관련 고객 요청에 공동 대응하기로 했다. CoWoS 기술은 TSMC가 특허권을 갖고 있는 고유 공정이다. 인터포저(Interposer)라는 특수 기판 위에 로직 칩인 GPU·xPU와 HBM을 올려 연결하는 패키징 방식을 말한다. 수평(2D) 기판 위에서 로직 칩과 수직 적층(3D)된 HBM이 하나로 결합되는 형태라 2.5D 패키징으로 불리기도 한다.

김주선 SK하이닉스 AI인프라담당 사장은 “TSMC와 협업을 통해 최고 성능 HBM4를 개발하고 글로벌 고객들과 개방형 협업(오픈 콜라보레이션)에 속도를 낼 것”이라며 “고객맞춤형 메모리 플랫폼(Custom Memory Platform) 경쟁력을 높여 토털(Total) AI 메모리 프로바이더(Provider) 위상을 확고히 하겠다”고 말했다.

케빈 장(Kevin Zhang, 张晓强) TSMC 수석부사장(Business Development and Overseas Operations Office담당) 겸 공동 부최고운영책임자(Deputy Co-COO)는 “TSMC와 SK하이닉스는 수년간 견고한 파트너십을 유지하면서 최선단 로직 칩과 HBM을 결합한 세계 최고의 AI 솔루션을 시장에 공급해 왔다”며 “HBM4에서도 긴밀하게 협력해 고객의 AI 기반 혁신에 키(Key)가 될 최고의 통합 제품을 제공할 것”이라고 전했다.

김민범 동아닷컴 기자 mbkim@donga.com